24、高级话题：跨时钟域重构设计要点

动态部分重构（DPR）本身已经够复杂了，再加上跨时钟域（CDC）问题，嗯，这绝对是FPGA设计里最烧脑的组合之一。我刚开始接触这个课题时，也踩过不少坑。今天咱们就聊聊，在重构设计中处理跨时钟域的那些关键点。

为什么重构会放大CDC问题？

你想想看，普通设计里CDC问题已经很头疼了。但重构设计里，情况更糟——因为部分模块会动态消失和出现。我遇到过这样的情况：一个模块在重构前，CDC路径是经过精心同步的；重构后，新模块的接口时序特性变了，原来的同步方案可能就失效了。

说白了，重构引入了两个新变量：

• 时间维度：重构过程中，部分逻辑处于不确定状态
• 空间维度：重构区域与静态区域的接口，每次重构后都可能不同

重构CDC的三大挑战

我个人习惯把重构中的CDC问题归纳为三类，这样比较好理解：

1. 重构过程中的CDC路径中断——模块正在加载时，同步器可能读到垃圾数据
2. 重构后的CDC路径变化——新模块的时钟域关系可能和旧模块不同
3. 静态区域到动态区域的CDC——静态区发数据给动态区，动态区可能还没准备好

我曾经在一个项目里，就是因为忽略了第一点，导致系统在重构瞬间出现了亚稳态传播。从那以后，我对重构过程中的CDC格外小心。

设计要点一：使用解耦接口

最直接的办法，就是在静态区和动态区之间加一层解耦接口。这层接口负责处理CDC，并且对重构过程透明。

// 解耦接口示例：异步FIFO + 握手
module decouple_interface #(
    parameter DATA_WIDTH = 32,
    parameter FIFO_DEPTH = 8
)(
    // 静态区接口（时钟域A）
    input  wire              clk_a,
    input  wire              rst_a_n,
    input  wire              wr_en_a,
    input  wire [DATA_WIDTH-1:0] wr_data_a,
    output wire              full_a,
    
    // 动态区接口（时钟域B）
    input  wire              clk_b,
    input  wire              rst_b_n,
    output wire              rd_en_b,
    output wire [DATA_WIDTH-1:0] rd_data_b,
    input  wire              empty_b,
    
    // 重构控制
    input  wire              reconf_busy
);

    // 异步FIFO实例
    // 当reconf_busy有效时，FIFO进入隔离模式
    // 静态区仍可写入，但动态区读取被阻塞
    
    // ... FIFO实现代码
    
endmodule

这个接口的关键在于：当重构正在进行时（reconf_busy有效），动态区的读取被阻塞，但静态区的写入仍然可以继续。这样就不会丢失数据，也不会引入亚稳态。

设计要点二：同步器的重构安全设计

普通的双级触发器同步器，在重构时可能出问题。为什么？因为重构会打断寄存器链的物理连接。

我推荐使用三模冗余同步器，或者至少是带使能控制的同步器：

// 重构安全的同步器
module reconf_safe_sync #(
    parameter STAGES = 3
)(
    input  wire clk,
    input  wire rst_n,
    input  wire data_in,
    input  wire sync_en,    // 同步使能，重构时拉低
    output wire data_out
);

    reg [STAGES-1:0] sync_reg;
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            sync_reg <= {STAGES{1'b0}};
        end else if (sync_en) begin
            sync_reg <= {sync_reg[STAGES-2:0], data_in};
        end
        // 当sync_en=0时，保持上次值
    end
    
    assign data_out = sync_reg[STAGES-1];

endmodule

这个设计的好处是：重构时sync_en拉低，同步器保持最后稳定的值。重构完成后，再重新使能同步。这样就不会在重构过程中产生毛刺。

设计要点三：时钟域边界的手动约束

工具自动推导的CDC约束，在重构设计中往往不够用。我习惯手动添加以下约束：

约束类型	说明	示例
false path	标记跨时钟域路径为false	set_false_path -from [get_clocks clk_a] -to [get_clocks clk_b]
max delay	限制跨时钟域路径的最大延迟	set_max_delay 10 -from [get_pins ...] -to [get_pins ...]
clock groups	明确声明异步时钟组	set_clock_groups -asynchronous -group {clk_a} -group {clk_b}

嗯，这里要注意：重构区域的时钟约束，最好用set_partial_reconfiguration_area配合使用，这样工具才能正确分析重构前后的时序。

设计要点四：重构过程中的数据冻结

我曾经遇到一个很棘手的问题：重构过程中，静态区持续向动态区发送数据，结果动态区还没加载完，数据就丢了。后来我加了一个数据冻结机制：

1. 重构开始前，静态区停止发送新数据
2. 等待所有在途数据被动态区消费完
3. 冻结接口状态
4. 执行重构
5. 重构完成后，解冻接口，恢复通信

知识体系图

下面这张图总结了重构CDC设计的核心要点：

避坑指南

最后，分享几个我踩过的坑：

• 不要相信工具的自动CDC检查——重构区域的CDC，工具往往分析不全。我习惯手动走一遍所有跨时钟域路径。
• 复位同步也要考虑——重构后，动态区的复位和静态区的复位可能是异步的。我曾经因为这个原因，导致重构后模块初始化失败。
• 仿真要覆盖重构过程——很多团队只仿真重构前后的功能，忽略了重构过程中的CDC行为。我建议至少跑一次带重构过程的完整仿真。

嗯，今天就聊到这里。这些经验都是我在实际项目中一点点积累的，希望能帮你少走弯路。

---

公众号:蓝海资料掘金营，微信deep3321