3、Makefile基础：Makefile语法、目标与依赖、变量与自动变量、伪目标、常见Makefile模板

说实话，我刚入行那会儿，觉得Makefile这东西可有可无。项目小嘛，gcc敲两下就完事了。直到有一次接手一个几十个源文件的项目，每次改个文件都要重新编译全部，等得我怀疑人生。嗯，从那以后，我老老实实学起了Makefile。

Makefile说白了就是一套自动化构建的规则。你告诉它“我要生成什么”、“依赖哪些文件”、“怎么生成”，它就能帮你搞定一切。今天我就把最常用的那套东西掰开揉碎了讲给你听。

3.1 Makefile基本语法

一个Makefile规则长这样：

目标: 依赖文件列表
	命令

注意了，命令前面必须是一个Tab键，不能用空格。我见过太多新手在这上面栽跟头，包括我自己——有一次排查了半天，结果发现是编辑器把Tab自动转成空格了。

来个最简单的例子：

hello: hello.c
	gcc -o hello hello.c

意思是：要生成hello这个文件，得先有hello.c。如果hello.c比hello新，就执行gcc命令重新编译。

3.2 目标与依赖

目标（target）就是你要生成的东西，通常是可执行文件或.o文件。依赖（prerequisites）就是生成目标所需要的原材料。

我习惯把项目拆成多个目标，比如：

main: main.o utils.o
	gcc -o main main.o utils.o

main.o: main.c main.h
	gcc -c main.c

utils.o: utils.c utils.h
	gcc -c utils.c

为什么会这样写？因为这样改了main.c只会重新编译main.o，不会动utils.o。你想想看，如果项目有100个文件，每次只改一个就要全部重编，那得多浪费时间。

3.3 变量与自动变量

写Makefile最怕重复。比如上面那个例子，gcc出现了好几次。这时候就该变量出场了。

CC = gcc
CFLAGS = -Wall -O2
TARGET = myapp

$(TARGET): main.o utils.o
	$(CC) $(CFLAGS) -o $(TARGET) main.o utils.o

变量用$()或${}引用。我一般用$()，看着顺眼。

除了普通变量，还有几个自动变量特别好用：

自动变量	含义	示例
$@	目标文件名	在main.o规则中，$@就是main.o
$<	第一个依赖文件	在main.o: main.c中，$<就是main.c
$^	所有依赖文件	在链接规则中，$^就是所有.o文件
$*	目标的主文件名（不含后缀）	main.o的$*就是main

用自动变量改写上面的例子：

CC = gcc
CFLAGS = -Wall -O2

main: main.o utils.o
	$(CC) $(CFLAGS) -o $@ $^

main.o: main.c main.h
	$(CC) $(CFLAGS) -c $<

utils.o: utils.c utils.h
	$(CC) $(CFLAGS) -c $<

你看，$@代替了目标名，$^代替了所有.o文件，$<代替了第一个依赖。这样写，就算以后改了目标名，命令部分也不用动。

3.4 伪目标

你有没有想过，如果目录里恰好有一个叫clean的文件，那make clean会怎样？Makefile会认为clean已经是最新的了，什么都不执行。这就是伪目标要解决的问题。

伪目标用.PHONY声明，告诉Make：这个目标不是真正的文件，别拿文件时间戳来比较。

.PHONY: clean all

all: main

clean:
	rm -f *.o main

我常用的伪目标有这几个：

• all：默认目标，编译整个项目
• clean：清理编译产物
• install：安装到系统目录
• test：运行测试

3.5 常见Makefile模板

下面这个模板是我个人项目里一直在用的，你直接拿去改改就能用：

CC = gcc
CFLAGS = -Wall -O2 -Iinclude
LDFLAGS = -lm

SRCDIR = src
OBJDIR = obj
BINDIR = bin

SRCS = $(wildcard $(SRCDIR)/*.c)
OBJS = $(patsubst $(SRCDIR)/%.c, $(OBJDIR)/%.o, $(SRCS))
TARGET = $(BINDIR)/myapp

.PHONY: all clean

all: $(TARGET)

$(TARGET): $(OBJS) | $(BINDIR)
	$(CC) $(LDFLAGS) -o $@ $^

$(OBJDIR)/%.o: $(SRCDIR)/%.c | $(OBJDIR)
	$(CC) $(CFLAGS) -c $< -o $@

$(OBJDIR):
	mkdir -p $@

$(BINDIR):
	mkdir -p $@

clean:
	rm -rf $(OBJDIR) $(BINDIR)

这个模板有几个亮点：

• wildcard自动收集所有源文件，不用手动一个个列
• patsubst把.c路径转成.o路径，省心
• |是order-only依赖，只在目录不存在时才创建，不影响增量编译
• 自动创建obj和bin目录，不用你手动建

3.6 Makefile执行流程

为了让你更直观地理解Makefile是怎么工作的，我画了一张流程图：

这张图的核心逻辑是：Make会从默认目标开始，递归检查每个依赖。只要发现某个依赖比目标新，或者依赖不存在，就执行对应的命令。说白了，就是“谁老了就重新造谁”。

3.7 总结一下

Makefile这东西，刚开始觉得麻烦，用顺手了就会发现它真香。我个人觉得，掌握这几点就够了：

• 语法：目标、依赖、命令，Tab不能省
• 变量：用$()引用，自动变量$@、$<、$^能省不少事
• 伪目标：.PHONY声明，避免和文件名冲突
• 模板：用wildcard和patsubst实现自动化，加目录创建逻辑防坑

你想想看，一个项目从几十行代码发展到几千行，如果没有Makefile，每次编译都要手动敲一堆gcc命令，那画面太美我不敢看。嗯，Makefile就是那个帮你从重复劳动中解放出来的工具。

---

公众号:蓝海资料掘金营，微信deep3321